半導(dǎo)體測量儀的數(shù)據(jù)傳輸功能研究

　　本文基于一類半導(dǎo)體測量儀器為背景進(jìn)行開發(fā)，研究了PCI 總線數(shù)據(jù)傳輸系統(tǒng)，在測量電路和主機(jī)間完成了雙向數(shù)據(jù)的傳輸。通過分析 PCI9054 接口類型的控制器，實(shí)現(xiàn)了在現(xiàn)場可編程門陣列單元器件的內(nèi)部，測試并且完成了本地設(shè)備的總線接口類型的電路，譯碼器裝置、FIFO 存儲器等電路單元的開發(fā)。隨后實(shí)際運(yùn)行了基于 VisualC++ 語言編寫的具有測試功能的程序軟件，驗(yàn)證了此數(shù)據(jù)傳輸系統(tǒng)可正確、高效地實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)墓δ堋?/p>

　　1. 研究背景

　　通常來講，半導(dǎo)體測量裝置一般用于進(jìn)行半導(dǎo)體元件的直流參數(shù)的測量、材料特性的檢查、生產(chǎn)過程中的測試環(huán)節(jié)、過程監(jiān)控以及最終產(chǎn)品的質(zhì)量控制、產(chǎn)品數(shù)據(jù)報(bào)告的建立、元器件的匹配、產(chǎn)品的失效原因分析、產(chǎn)品的工程測試等應(yīng)用領(lǐng)域，已經(jīng)在電子產(chǎn)品的開發(fā)、研究、制造、測試環(huán)節(jié)、維修環(huán)節(jié)等層面獲得了非常普遍的實(shí)際應(yīng)用。若要達(dá)成相關(guān)儀器的各類測試方面的功能，首先需要針對測量的過程以及相關(guān)數(shù)據(jù)的捕捉過程實(shí)施有規(guī)律并且實(shí)時(shí)的監(jiān)控，其次需要保證相關(guān)儀器測量電路所捕捉到的相關(guān)測試數(shù)據(jù)通過 AD(模擬，數(shù)字)轉(zhuǎn)換之后，必須做到第一時(shí)間傳輸?shù)诫娔X主機(jī)實(shí)施相應(yīng)的分析和處理操作。上述提到的所有相應(yīng)的控制以及數(shù)據(jù)采集的功能能夠借助一塊配備有 FPGA 芯片單元的PCI 數(shù)據(jù)信息采集卡裝置來完成。

　　2.PCI 總線的概念簡介

　　PCI 總線的全稱是外圍部件互連總線，也可以簡稱局部的總線。PCI 總線是現(xiàn)階段主板部件上最為普遍的總線形式，其定義了 32 位信息數(shù)據(jù)的總線，并且支持?jǐn)U展到 64 位的規(guī)格(V2.1 版本之上的 PCI 總線的主流執(zhí)行標(biāo)準(zhǔn))。PCI 總線系統(tǒng)適合用于多種類的計(jì)算機(jī)平臺和多類型體系架構(gòu)的處理器操作系統(tǒng)，并且可以支持 3.3 伏特以及 5V 伏特 2 種電壓的信號環(huán)境，能夠通過升級轉(zhuǎn)換成為 64 位的總線系統(tǒng)。

　　3.PCI 總線系統(tǒng)的接口類型方案的選擇

　　簡述通常來講，PCI 總線系統(tǒng)是現(xiàn)階段在各類型電腦系統(tǒng)中實(shí)際應(yīng)用最為廣泛的總線系統(tǒng)，比較適用于針對計(jì)算機(jī)主機(jī)的各類功能最大限度的擴(kuò)展工作。

　　一般狀況之下是把所要擴(kuò)展的各項(xiàng)功能采用相應(yīng)的邏輯電路進(jìn)行實(shí)現(xiàn)并且進(jìn)一步制作成擴(kuò)展用的電路板卡的形式，最后經(jīng)過 PCI 總線系統(tǒng)的擴(kuò)展插槽來實(shí)現(xiàn)其和電腦主機(jī)系統(tǒng)在物理層面上的連接和交互。一般來實(shí)現(xiàn) PCI 總線系統(tǒng)的接口會有 2 種方案，也就是說可以借助可編程邏輯控制器件來進(jìn)行，另外就是使用專門的接口芯片來實(shí)現(xiàn)。

　　假如借助可編程邏輯控制器件機(jī)型，不僅需要分析相關(guān) PCI 總線系統(tǒng)的信號以及 PCI 總線系統(tǒng)的相應(yīng)傳輸協(xié)議，還必須掌握到相應(yīng)的 PCI 總線系統(tǒng)具有的特定仲裁機(jī)制、正誤糾正的相關(guān)機(jī)制、奇偶性校驗(yàn)等一整套相應(yīng)的規(guī)則和定義。如果采用專門的接口芯片來實(shí)現(xiàn)，則是需要滿足相應(yīng)的 PCI 總線系統(tǒng)的標(biāo)準(zhǔn)規(guī)范的專門的集成電路，在其接口芯片的內(nèi)部也可能配備了空間以及完成各類接口功能的邏輯控制單元。

　　使用專門的接口芯片這類解決方案，具有非常明顯的優(yōu)勢，也就是說，可以避免相關(guān)信息技術(shù)人員為自行規(guī)劃設(shè)計(jì)相應(yīng)的接口電路而在 PCI 總線系統(tǒng)的規(guī)范層面投入不必要的資源以及時(shí)間，進(jìn)而可以耗費(fèi)最短的時(shí)間把研究工作的重點(diǎn)集中到 PCI 總線系統(tǒng)的相關(guān)功能與設(shè)備的開發(fā)以及設(shè)計(jì)上面。在本文的開發(fā)和設(shè)計(jì)實(shí)踐工作之中，我們選取了第 2 種設(shè)計(jì)方案，也就是說采用專門的接口芯片的解決方案。具體選取的接口芯片是 PLX 公司出品的 PCI9055 型號的接口芯片，此芯片是由美國 PLX 公司出品。用于針對 PCI 總線系統(tǒng)以及本地的總線(localbus)進(jìn)行橋接操作，從而實(shí)現(xiàn)了電腦主機(jī)和 PCI 總線系統(tǒng)設(shè)備之間的信息交互過程。

　　4. 本地總線系統(tǒng)的接口邏輯設(shè)計(jì)

　　簡述為達(dá)成 PCI9055 芯片對于本地系統(tǒng)中的邏輯資源的存取操作功能，必須要在本地系統(tǒng)端口 FPGA 芯片的內(nèi)部使用 Verilog 類型的機(jī)器語言來設(shè)計(jì)出一套本地系統(tǒng)總線接口的電路。經(jīng)過分析和研究相關(guān)芯片信息數(shù)據(jù)的手冊標(biāo)注的時(shí)序邏輯圖，不難看出，此類接口位置的電路需要實(shí)現(xiàn) 2 個(gè)基本的邏輯功能，首先是需要根據(jù)準(zhǔn)確的時(shí)序關(guān)系產(chǎn)生出或撤銷 LHOLDA#，READY# 類 型 的 數(shù) 據(jù) 信 號， 其 次 是 生 成 對于本地系統(tǒng)資源可以試試讀、寫操作的數(shù)據(jù)信號。通常，有關(guān) LHOLDA# 類型信息信號的產(chǎn)生與撤銷的問題，可能關(guān)系到本地系統(tǒng)總線有關(guān)的仲裁問題。

　　如果主機(jī)和 PCI 總線系統(tǒng)相關(guān)的設(shè)備之間需要實(shí)施數(shù)據(jù)信息的傳輸動 作 時(shí)，PCI9055 芯 片 的 內(nèi) 部 就 可 以 生 成 LHOLD 類 型 的數(shù)據(jù)信號來實(shí)現(xiàn)請求使用本地系統(tǒng)總線的目的，這時(shí)采用Verilog 語言中內(nèi)的 always 相關(guān)語句就能夠?qū)崿F(xiàn)在下次的時(shí)鐘脈沖的上升沿出現(xiàn)時(shí)輸出對應(yīng)的應(yīng)答信號。對于 READY# 類型的信號及讀、寫信號可采用同步狀態(tài)機(jī)制來達(dá)成。如果 PCI9055 芯片收到本地系統(tǒng)總線的信號之后，將控制地址信號 ADS 發(fā)出寬度數(shù)值為 1 個(gè)周期的低電平脈沖信號，進(jìn)行相應(yīng)的數(shù)據(jù)傳輸，狀態(tài)機(jī)單元將會依據(jù)讀操作或者寫操作(根據(jù) LWR 信號的電平類別進(jìn)行判別)分別實(shí)現(xiàn)寫操作(也就是狀態(tài) 1)以及讀操作(也就是狀態(tài) 2)。

　　隨后再把這 2 個(gè)狀態(tài)之下輸出的有效 READY# 類型信號加上讀、寫信號傳輸?shù)奖镜叵到y(tǒng)的邏輯電路中。在相應(yīng)的數(shù)據(jù)信號傳輸?shù)倪M(jìn)程之中，READY# 類型的信號需要保持有效，直到有效的 BLAST# 類型信號出現(xiàn)之時(shí)。除此以外，為正常達(dá)成本地系統(tǒng)的邏輯資源讀、寫的目的，還必須為本地系統(tǒng)的相關(guān)資源合理分配相應(yīng)的邏輯地址。

　　5. 重要參數(shù)信息的傳輸試驗(yàn)及相關(guān)試驗(yàn)結(jié)果研究

　　半導(dǎo)體測量相關(guān)工程技術(shù)人員在進(jìn)行 PCI-bus 協(xié)議的研究過程中，PCI 輸入接口與輸出接口內(nèi)置芯片的工作模式及工作順序等相關(guān)工作原理的前提條件下，半導(dǎo)體測量相關(guān)工程技術(shù)人員在基于 FPGA 核心芯片的前提條件下設(shè)計(jì)出 CAN-bus 輸入接口與輸出接口邏輯供電電路，完成了FIFO 寄存裝置及存儲裝置等邏輯存儲裝置，并且為此類資源存儲裝置匹配相應(yīng)的本地連接移動物理地址，基于此徹底完成重要數(shù)據(jù)信息采集裝置數(shù)據(jù)傳輸功能的軟件環(huán)境已基本實(shí)現(xiàn)。

　　半導(dǎo)體測量相關(guān)工程技術(shù)人員使用 VisualC++2018相關(guān)項(xiàng)目開發(fā)程序在計(jì)算機(jī)客戶端進(jìn)行測試程序的編寫工作，進(jìn)行此類采集卡硬件部分是否可以完成相關(guān)重要參數(shù)信息的傳輸和傳輸過程中的合理性。半導(dǎo)體測量相關(guān)工程技術(shù)人員在進(jìn)行此類軟件的測試過程中，在通常狀況下應(yīng)用了Windows Driver 開發(fā)程序所自帶的各種類型數(shù)據(jù)端口二次曲線函數(shù)。軟件的操作界面詳見相關(guān)技術(shù)規(guī)范及相關(guān)標(biāo)準(zhǔn)內(nèi)容進(jìn)行參照。此類軟件在通常狀況下需要進(jìn)行以下四部分測試內(nèi)容：

　　(1)PCI 相關(guān)裝置的開啟及關(guān)閉功能的測試。半導(dǎo)體測量相關(guān)工程技術(shù)人員在實(shí)際進(jìn)行操作系統(tǒng)打開動作以前，必須挑選科學(xué)合理的數(shù)據(jù)傳輸裝置。(2)相關(guān)數(shù)據(jù)傳輸裝置讀取 PCI9054 輸入接口與輸出接口內(nèi)置芯片內(nèi)部寄存裝置的功能。重要參數(shù)信息采集裝置內(nèi)部并行的 EEPROM 芯片能夠?qū)崿F(xiàn)寄存裝置初始數(shù)值的存儲功能，半導(dǎo)體測量相關(guān)工程技術(shù)人員在板卡進(jìn)行供電的過程中，進(jìn)而實(shí)現(xiàn)寄存裝置的合理匹配。

　　(3)半導(dǎo)體測量相關(guān)工程技術(shù)人員使用科學(xué)合理的重要參數(shù)信息的傳輸模式，和板卡本機(jī)輸入接口與輸出接口的關(guān)鍵核心資源(例如寄存裝置)實(shí)施單向的多元化重要數(shù)據(jù)信息的高速傳輸。(4)和板卡輸入接口與輸出接口重要存儲資源(例如FIF1 存儲裝置)完成單向的海量重要參數(shù)信息的高速傳輸。

　　5.1 重要參數(shù)信息使用相關(guān)設(shè)備開閉功能研究半導(dǎo)體測量相關(guān)工程技術(shù)人員在開啟及關(guān)閉過程中在通常 狀 況 下 使 用(P9057_Open) 和(P9057_Close) 這 兩類二次曲線函數(shù)進(jìn)行實(shí)現(xiàn)，基于二次曲線函數(shù)的最大絕對值能夠評估出該裝置是否能夠進(jìn)行開啟與關(guān)閉。例如半導(dǎo)體測量相關(guān)工程技術(shù)人員在將相關(guān)裝置進(jìn)行開啟的過程中，假如能夠?qū)崿F(xiàn)將相關(guān)裝置進(jìn)行正常開啟并退回至“TRUE”狀態(tài)，與此相關(guān)將退回至“FALSE”狀態(tài)。半導(dǎo)體測量相關(guān)工程技術(shù)人員進(jìn)行相關(guān)軟件測試的過程中，在單擊“裝置開啟”的按鈕以后，操作系統(tǒng)的實(shí)施對話框就會實(shí)時(shí)彈出，證明該裝置處于正常打開的工作狀態(tài)。

　　5.2 PCI9054 寄存相關(guān)裝置的重要參數(shù)信息的讀取試驗(yàn)此類功能測試半導(dǎo)體測量相關(guān)工程技術(shù)人員在一般情況下都是借助使用二次曲線函數(shù)進(jìn)行實(shí)現(xiàn)的。在完成相關(guān)代碼編寫的過程中，半導(dǎo)體測量相關(guān)工程技術(shù)人員寫出合理的移動物理地址就能夠讀取寄存裝置的參數(shù)數(shù)值。半導(dǎo)體測量相關(guān)工程技術(shù)人員在相關(guān)重要參數(shù)信息讀取的過程中，讀取了幾類非常關(guān)鍵的寄存裝置的參數(shù)，并且將具體數(shù)值顯示在操作軟件的界面，結(jié)果詳見相關(guān)試驗(yàn)數(shù)據(jù)。與相關(guān)技術(shù)標(biāo)準(zhǔn)工作程序進(jìn)行全方位的對比，證明測試軟件可以完成內(nèi)置寄存裝置的讀取。

　　5.3 單次重要參數(shù)信息寫入相關(guān)試驗(yàn)半導(dǎo)體測量相關(guān)工程技術(shù)人員在使用二次曲線函數(shù)進(jìn)行實(shí)際一次參數(shù)信息讀取操作完成的過程中，必須在系統(tǒng)軟件內(nèi)部輸入合理的移動物理地址、重要參數(shù)信息的字節(jié)寬度、實(shí)際參數(shù)。半導(dǎo)體測量相關(guān)工程技術(shù)人員為了確認(rèn)所讀取重要參數(shù)信息是否正確，將移動物理地址寄存裝置進(jìn)行高速寫入，得出發(fā)光二極管的工作狀態(tài)，半導(dǎo)體測量相關(guān)工程技術(shù)人員就能夠評估讀取參數(shù)信息是否正確。

　　5.4 批量重要參數(shù)信息寫入相關(guān)試驗(yàn)半導(dǎo)體測量相關(guān)工程技術(shù)人員前期在 FPGA 內(nèi)置芯片的存儲器裝置嵌入一個(gè)周期完整正弦波二次曲線函數(shù)的極坐標(biāo)重要參數(shù)信息，每一個(gè)頻率的二次曲線一共具有 128 個(gè)關(guān)鍵節(jié)點(diǎn)，每一個(gè)極坐標(biāo)參數(shù)包括橫坐標(biāo)與縱坐標(biāo)兩類數(shù)值架構(gòu)。

　　半導(dǎo)體測量相關(guān)工程技術(shù)人員使用二次曲線函數(shù)基于高速數(shù)據(jù)信息傳輸模式持續(xù)進(jìn)行極坐標(biāo)重要參數(shù)信息的讀取工作，并且將該重要參數(shù)信息儲存在主機(jī)某個(gè)關(guān)鍵特定的位置，隨后半導(dǎo)體測量相關(guān)工程技術(shù)人員應(yīng)用此類極坐標(biāo)重要參數(shù)信息借助 VC 給出的二次曲線函數(shù)在新窗口中完成正弦波二次曲線的求解。在此次軟件測試過程中半導(dǎo)體測量相關(guān)工程技術(shù)人員在常規(guī)編程的過程中一共計(jì)算得出了四個(gè)周期的正弦波二次函數(shù)曲線。

　　半導(dǎo)體論文投稿知識：半導(dǎo)體技術(shù)論文選刊和發(fā)表難嗎

　　6. 結(jié)語

　　綜上所述，半導(dǎo)體測量相關(guān)工程技術(shù)人員經(jīng)過針對相關(guān)應(yīng)用軟件的測試過程進(jìn)行非常詳細(xì)的研究得出，本文研究了從最初規(guī)劃設(shè)計(jì)一直到由硬件及軟件兩個(gè)關(guān)鍵層面搭建了一整套行之有效的參數(shù)信息傳輸?shù)倪\(yùn)行體系。半導(dǎo)體測量相關(guān)工程技術(shù)人員根據(jù)相關(guān)試驗(yàn)結(jié)果說明，此類半導(dǎo)體測量裝置可以行之有效以及科學(xué)合理地完成針對相關(guān)重要參數(shù)信息的傳輸作用，基本最大限度地實(shí)現(xiàn)了初期的規(guī)劃設(shè)計(jì)任務(wù)目標(biāo)。

　　作者：商博雯

轉(zhuǎn)載請注明來自發(fā)表學(xué)術(shù)論文網(wǎng)：http:///dzlw/29917.html